XC2C256-7TQG144C QFP144 xilinx ଚିପ୍ସ 1.8V ଇନପୁଟ୍-ଆଉଟପୁଟ୍ ପରିମାଣ 118 FLASH PLD IC ଇଲେକ୍ଟ୍ରୋନିକ୍ |
ଉତ୍ପାଦ ଗୁଣ
TYPE | ବର୍ଣ୍ଣନା | ଚୟନ କରନ୍ତୁ | |
ବର୍ଗ | ଇଣ୍ଟିଗ୍ରେଟେଡ୍ ସର୍କିଟ୍ (ଆଇସି) |
|
Mfr | AMD Xilinx |
|
ସିରିଜ୍ | CoolRunner II |
|
ପ୍ୟାକେଜ୍ | ଟ୍ରେ |
|
ଉତ୍ପାଦ ସ୍ଥିତି | ସକ୍ରିୟ | |
|
ପ୍ରୋଗ୍ରାମେବଲ୍ ପ୍ରକାର | | ସିଷ୍ଟମ୍ ପ୍ରୋଗ୍ରାମେବଲ୍ ରେ | |
|
ବିଳମ୍ବ ସମୟ tpd (1) ସର୍ବାଧିକ | | 6.7 ns |
|
ଭୋଲଟେଜ୍ ଯୋଗାଣ - ଆଭ୍ୟନ୍ତରୀଣ | | 1.7V ~ 1.9V |
|
ତର୍କ ଉପାଦାନ / ବ୍ଲକ ସଂଖ୍ୟା | | 16 |
|
ମାକ୍ରୋକେଲ୍ ସଂଖ୍ୟା | | 256 |
|
ଗେଟ୍ସ ସଂଖ୍ୟା | 6000 |
|
I / O ର ସଂଖ୍ୟା | 118 |
|
ଅପରେଟିଂ ତାପମାତ୍ରା | | 0 ° C ~ 70 ° C (TA) |
|
ମାଉଣ୍ଟିଂ ପ୍ରକାର | | ସରଫେସ୍ ମାଉଣ୍ଟ୍ | |
|
ପ୍ୟାକେଜ୍ / କେସ୍ | 144-LQFP | |
|
ଯୋଗାଣକାରୀ ଉପକରଣ ପ୍ୟାକେଜ୍ | | 144-TQFP (20 × 20) |
|
ମୂଳ ଉତ୍ପାଦ ସଂଖ୍ୟା | | XC2C256 |
|
ଉତ୍ପାଦ ସୂଚନା ତ୍ରୁଟି ରିପୋର୍ଟ କରନ୍ତୁ |
ସମାନ ଦର୍ଶନ କରନ୍ତୁ |
ଡକ୍ୟୁମେଣ୍ଟ୍ ଏବଂ ମିଡିଆ |
ରିସୋର୍ସ ପ୍ରକାର | | LINK |
ଡାଟାସିଟ୍ | XC2C256 ଡାଟାସିଟ୍ | |
ପରିବେଶ ସୂଚନା | Xiliinx RoHS ସାର୍ଟିଫିକେଟ୍ | |
ବ ured ଶିଷ୍ଟ୍ୟଯୁକ୍ତ ଉତ୍ପାଦ | | CoolRunner ™ -II CPLDs | |
PCN ବିଧାନସଭା / ଉତ୍ପତ୍ତି | | ମଲ୍ଟି ଦେବ ଲିଡ୍ ଫ୍ରେମ୍ Chg 29 / ଅକ୍ଟୋବର / 2018 | |
HTML ଡାଟାସିଟ୍ | | XC2C256 ଡାଟାସିଟ୍ | |
ପରିବେଶ ଏବଂ ରପ୍ତାନି ବର୍ଗୀକରଣ |
ATTRIBUTE | ବର୍ଣ୍ଣନା |
RoHS ସ୍ଥିତି | | ROHS3 ଅନୁରୂପ | |
ଆର୍ଦ୍ରତା ସମ୍ବେଦନଶୀଳତା ସ୍ତର (MSL) | 3 (168 ଘଣ୍ଟା) |
REACH ସ୍ଥିତି | | REACH ଅସୁରକ୍ଷିତ | |
ECCN | EAR99 |
HTSUS | 8542.39.0001 |
ଏକ ଜଟିଳ ପ୍ରୋଗ୍ରାମେବଲ୍ ଲଜିକ୍ ଡିଭାଇସ୍ (CPLD) ହେଉଛି ଏକ ଲଜିକ୍ ଡିଭାଇସ୍ ଯାହାକି ସଂପୂର୍ଣ୍ଣ ପ୍ରୋଗ୍ରାମେବଲ୍ ଏବଂ / କିମ୍ବା ଆରେ ଏବଂ ମାକ୍ରୋସେଲ୍ସ ସହିତ |ମାକ୍ରୋସେଲ୍ସ ହେଉଛି ଏକ CPLD ର ମୁଖ୍ୟ ବିଲ୍ଡିଂ ବ୍ଲକ୍, ଯେଉଁଥିରେ ଜଟିଳ ଲଜିକ୍ ଅପରେସନ୍ ଏବଂ ଅଲଗା ଅଲଗା ସାଧାରଣ ଫର୍ମ ଅଭିବ୍ୟକ୍ତି କାର୍ଯ୍ୟକାରୀ କରିବା ପାଇଁ ତର୍କ ରହିଥାଏ |ଏବଂ / କିମ୍ବା ଆରେଗୁଡିକ ସଂପୂର୍ଣ୍ଣ ପୁନ repr ପ୍ରୋଗ୍ରାମଯୋଗ୍ୟ ଏବଂ ବିଭିନ୍ନ ତର୍କ କାର୍ଯ୍ୟଗୁଡ଼ିକ ପାଇଁ ଦାୟୀ |ମାକ୍ରୋସେଲ୍ସକୁ କ୍ରମାନ୍ୱୟରେ କିମ୍ବା ଏକତ୍ରିକ ତର୍କ କରିବା ପାଇଁ ଦାୟୀ କାର୍ଯ୍ୟକ୍ଷମ ବ୍ଲକ ଭାବରେ ମଧ୍ୟ ବ୍ୟାଖ୍ୟା କରାଯାଇପାରେ |
ପ୍ରୋଗ୍ରାମେବଲ୍ ଲଜିକ୍ ଆରେ (PLAs) ଏବଂ ପ୍ରୋଗ୍ରାମେବଲ୍ ଆରେ ଲଜିକ୍ (PAL) ପରି ପୂର୍ବ ଲଜିକ୍ ଡିଭାଇସ୍ ତୁଳନାରେ ଏକ ଜଟିଳ ପ୍ରୋଗ୍ରାମେବଲ୍ ଲଜିକ୍ ଡିଭାଇସ୍ ହେଉଛି ଏକ ଅଭିନବ ଉତ୍ପାଦ |ପୂର୍ବ ଲଜିକ୍ ଉପକରଣଗୁଡ଼ିକ ପ୍ରୋଗ୍ରାମେବଲ୍ ନଥିଲା, ତେଣୁ ଏକାଧିକ ଲଜିକ୍ ଚିପ୍ସକୁ ଏକତ୍ର କରି ତର୍କଟି ନିର୍ମାଣ କରାଯାଇଥିଲା |PAL ଏବଂ ଫିଲ୍ଡ-ପ୍ରୋଗ୍ରାମେବଲ୍ ଗେଟ୍ ଆରେ (FPGAs) ମଧ୍ୟରେ ଏକ CPLD ର ଜଟିଳତା ଅଛି |ଏଥିରେ ଉଭୟ PAL ଏବଂ FPGA ର ସ୍ଥାପତ୍ୟ ବ features ଶିଷ୍ଟ୍ୟ ଅଛି |ଏକ CPLD ଏବଂ FPGA ମଧ୍ୟରେ ମୁଖ୍ୟ ସ୍ଥାପତ୍ୟ ପାର୍ଥକ୍ୟ ହେଉଛି FPGA ଗୁଡିକ ଲୁକ୍ଅପ୍ ଟେବୁଲ୍ ଉପରେ ଆଧାରିତ, ଯେତେବେଳେ CPLD ଗୁଡିକ ସମୁଦ୍ର-ଫାଟକ ଉପରେ ଆଧାରିତ |
CPLD ଏବଂ FPGA ର ସାଧାରଣ ବ features ଶିଷ୍ଟ୍ୟ ହେଉଛି ଉଭୟଙ୍କର ବହୁ ସଂଖ୍ୟକ ଗେଟ୍ ଏବଂ ତର୍କ ପାଇଁ ନମନୀୟ ବ୍ୟବସ୍ଥା ଅଛି |ଯେଉଁଠାରେ CPLD ଏବଂ PAL ମଧ୍ୟରେ ସାଧାରଣ ବ features ଶିଷ୍ଟ୍ୟଗୁଡିକ ଅଣ-ଅସ୍ଥିର ବିନ୍ୟାସ ମେମୋରୀ ଅନ୍ତର୍ଭୁକ୍ତ କରେ |ପ୍ରୋଗ୍ରାମେବଲ୍ ଲଜିକ୍ ଡିଭାଇସ୍ ବଜାରରେ CPLD ଗୁଡିକ ଅଗ୍ରଣୀ ଅଟନ୍ତି, ଉନ୍ନତ ପ୍ରୋଗ୍ରାମିଂ, ସ୍ୱଳ୍ପ ମୂଲ୍ୟ, ଅସ୍ଥିର ନହେବା ଏବଂ ବ୍ୟବହାର କରିବା ସହଜ ଭଳି ଏକାଧିକ ଲାଭ ପାଇଥାଏ |
କଜଟିଳ ପ୍ରୋଗ୍ରାମେବଲ୍ ଲଜିକ୍ ଡିଭାଇସ୍ |(CPLD) ଗୋଟିଏ ଅଟେପ୍ରୋଗ୍ରାମେବଲ୍ ଲଜିକ୍ ଡିଭାଇସ୍ |ମଧ୍ୟରେ ଜଟିଳତା ସହିତ |ପାଲ୍ଏବଂFPGAs, ଏବଂ ଉଭୟର ସ୍ଥାପତ୍ୟ ବ features ଶିଷ୍ଟ୍ୟ |CPLD ର ମୁଖ୍ୟ ବିଲ୍ଡିଂ ବ୍ଲକ ହେଉଛି aମାକ୍ରୋସେଲ୍ |, ଯାହା ତାର୍କିକ ପ୍ରୟୋଗ ଧାରଣ କରିଥାଏ |ବିଚ୍ଛିନ୍ନ ସାଧାରଣ ଫର୍ମ |ଅଭିବ୍ୟକ୍ତି ଏବଂ ଅଧିକ ବିଶେଷଜ୍ଞ ତର୍କ କାର୍ଯ୍ୟ |
ବ Features ଶିଷ୍ଟ୍ୟଗୁଡିକ [ସମ୍ପାଦନ କରନ୍ତୁ |]
କେତେକ CPLD ବ features ଶିଷ୍ଟ୍ୟ ସହିତ ସାଧାରଣ ଅଟେ |ପାଲ୍:
- ଅଣ-ଅସ୍ଥିର ବିନ୍ୟାସ ସ୍ମୃତିଅନେକ FPGA ପରି, ଏକ ବାହ୍ୟ ବିନ୍ୟାସ |ଆର.ଓ. ଏମଆବଶ୍ୟକ ନୁହେଁ, ଏବଂ CPLD ତୁରନ୍ତ ସିଷ୍ଟମ୍ ଷ୍ଟାର୍ଟ ଅପରେ କାର୍ଯ୍ୟ କରିପାରିବ |
- ଅନେକ ପୁରୁଣା CPLD ଉପକରଣଗୁଡ଼ିକ ପାଇଁ, ରାଉଟିଙ୍ଗ୍ ଅଧିକାଂଶ ଲଜିକ୍ ବ୍ଲକ୍ ଗୁଡିକୁ ବାହ୍ୟ ପିନ ସହିତ ଇନପୁଟ୍ ଏବଂ ଆଉଟପୁଟ୍ ସିଗ୍ନାଲ୍ ସଂଯୋଗ କରିବାକୁ ବାଧ୍ୟ କରିଥାଏ, ଆଭ୍ୟନ୍ତରୀଣ ରାଜ୍ୟ ସଂରକ୍ଷଣ ଏବଂ ଗଭୀର ସ୍ତରୀୟ ତର୍କ ପାଇଁ ସୁଯୋଗ ହ୍ରାସ କରେ |ଏହା ସାଧାରଣତ larger ବୃହତ CPLD ଏବଂ ନୂତନ CPLD ଉତ୍ପାଦ ପରିବାର ପାଇଁ ଏକ କାରକ ନୁହେଁ |
ଅନ୍ୟାନ୍ୟ ବ features ଶିଷ୍ଟ୍ୟଗୁଡିକ ସହିତ ସାଧାରଣ ଅଟେ |FPGAs:
- ବହୁ ସଂଖ୍ୟକ ଗେଟ୍ ଉପଲବ୍ଧ |CPLD ଗୁଡ଼ିକର ସାଧାରଣତ thousands ହଜାରେ ରୁ ଦଶହଜାର ସମାନ |ତର୍କ ଫାଟକ, ମଧ୍ୟମ ଜଟିଳ ତଥ୍ୟ ପ୍ରକ୍ରିୟାକରଣ ଉପକରଣଗୁଡ଼ିକର କାର୍ଯ୍ୟକାରିତାକୁ ଅନୁମତି ଦିଏ |ପାଲ୍ ଗୁଡିକରେ ସାଧାରଣତ a କିଛି ଶହ ଗେଟ୍ ସମାନତା ରହିଥାଏ, ଯେତେବେଳେ FPGA ଗୁଡିକ ସାଧାରଣତ thousands ଦଶହଜାରରୁ ଅନେକ ମିଲିୟନ୍ ମଧ୍ୟରେ ରହିଥାଏ |
- ତର୍କ ପାଇଁ ଅଧିକ ନମନୀୟତା ପାଇଁ କିଛି ବ୍ୟବସ୍ଥା |ସମ-ଉତ୍ପାଦଅଭିବ୍ୟକ୍ତି, ମାକ୍ରୋ କୋଷଗୁଡ଼ିକ ମଧ୍ୟରେ ଜଟିଳ ମତାମତ ପଥ ଏବଂ ବିଭିନ୍ନ ସାଧାରଣ ବ୍ୟବହୃତ କାର୍ଯ୍ୟଗୁଡ଼ିକୁ କାର୍ଯ୍ୟକାରୀ କରିବା ପାଇଁ ବିଶେଷ ତର୍କ, ଯେପରିକି |ପୂର୍ଣ୍ଣ ସଂଖ୍ୟା ଗାଣିତିକ.
ଏକ ବୃହତ CPLD ଏବଂ ଏକ ଛୋଟ FPGA ମଧ୍ୟରେ ସବୁଠାରୁ ଉଲ୍ଲେଖନୀୟ ପାର୍ଥକ୍ୟ ହେଉଛି CPLD ରେ ଅନ୍-ଚିପ୍ ଅଣ-ଅସ୍ଥିର ସ୍ମୃତିର ଉପସ୍ଥିତି, ଯାହାକି CPLD ଗୁଡ଼ିକୁ ବ୍ୟବହାର କରିବାକୁ ଅନୁମତି ଦେଇଥାଏ |ବୁଟ ଲୋଡର”ଫଙ୍କସନ୍ସ, ଅନ୍ୟ ସ୍ଥାୟୀ ଉପକରଣଗୁଡ଼ିକୁ ନିଜର ସ୍ଥାୟୀ ପ୍ରୋଗ୍ରାମ ଷ୍ଟୋରେଜ୍ ନଥିବା ନିୟନ୍ତ୍ରଣ ହସ୍ତାନ୍ତର କରିବା ପୂର୍ବରୁ |ଏକ ଉତ୍ତମ ଉଦାହରଣ ହେଉଛି ଯେଉଁଠାରେ ଏକ ଅସ୍ଥିର ସ୍ମୃତିରୁ FPGA ପାଇଁ ବିନ୍ୟାସ ତଥ୍ୟ ଲୋଡ୍ କରିବା ପାଇଁ ଏକ CPLD ବ୍ୟବହୃତ ହୁଏ |[1]
ପାର୍ଥକ୍ୟ [ସମ୍ପାଦନ କରନ୍ତୁ |]
CPLD ଗୁଡିକ ଛୋଟ ଛୋଟ ଉପକରଣଗୁଡ଼ିକରୁ ଏକ ବିବର୍ତ୍ତନଶୀଳ ପଦକ୍ଷେପ ଥିଲା ଯାହା ସେମାନଙ୍କ ପୂର୍ବରୁ ଥିଲା,PLAs(ପ୍ରଥମେ ପଠାଯାଇଥାଏ |ସାଇନେଟିକ୍ସ |), ଏବଂପାଲ୍।ଏଗୁଡିକ ପରବର୍ତ୍ତୀ ସମୟରେ |ମାନକ ତର୍କଉତ୍ପାଦଗୁଡିକ, ଯାହା କ program ଣସି ପ୍ରୋଗ୍ରାମେବିଲିଟି ପ୍ରଦାନ କରେ ନାହିଁ ଏବଂ ଶାରୀରିକ ଭାବରେ ଅନେକ ଷ୍ଟାଣ୍ଡାର୍ଡ ଲଜିକ୍ ଚିପ୍ସ (କିମ୍ବା ସେମାନଙ୍କ ମଧ୍ୟରୁ ଶହ) ଏକତ୍ର ତାର ଦ୍ୱାରା ତାରିକ କାର୍ଯ୍ୟଗୁଡ଼ିକ ନିର୍ମାଣରେ ବ୍ୟବହୃତ ହେଲା (ସାଧାରଣତ a ଏକ ମୁଦ୍ରିତ ସର୍କିଟ ବୋର୍ଡ କିମ୍ବା ବୋର୍ଡରେ ତାର ସହିତ, କିନ୍ତୁ ବେଳେବେଳେ, ବିଶେଷତ prot ପ୍ରୋଟୋଟାଇପ୍ ପାଇଁ, ବ୍ୟବହାର କରି |ତାର ରାପ୍ |ତାର)
FPGA ଏବଂ CPLD ଉପକରଣ ସଂରଚନା ମଧ୍ୟରେ ମୁଖ୍ୟ ପାର୍ଥକ୍ୟ ହେଉଛି CPLD ଗୁଡିକ ଆଭ୍ୟନ୍ତରୀଣ ଭାବରେ ଆଧାରିତ |ଲୁକ୍ ଅପ୍ ଟେବୁଲ୍ |(LUTs) ଯେତେବେଳେ FPGA ବ୍ୟବହାର କରେ |ତାର୍କିକ ବ୍ଲକଗୁଡ଼ିକ.