LCMXO2-256HC-4TG100C ମୂଳ ଏବଂ ଷ୍ଟକ୍ ଆଇସି ଯୋଗାଣକାରୀଙ୍କ ପ୍ରତିଯୋଗୀ ମୂଲ୍ୟ ସହିତ ନୂତନ |

LCMXO2-256HC-4TG100C ମୂଳ ଏବଂ ଷ୍ଟକ୍ ଆଇସି ଯୋଗାଣକାରୀ ବ Feat ଶିଷ୍ଟ୍ୟ ପ୍ରତିଛବିରେ ପ୍ରତିଯୋଗୀ ମୂଲ୍ୟ ସହିତ ନୂତନ |

ସଂକ୍ଷିପ୍ତ ବର୍ଣ୍ଣନା:

କମ୍ପ୍ଲେକ୍ସ ପ୍ରୋଗ୍ରାମେବଲ୍ ଲଜିକ୍ ଡିଭାଇସ୍ (CPLD) ହେଉଛି LSI (ବଡ଼ ସ୍କେଲ୍ ଇଣ୍ଟିଗ୍ରେଟେଡ୍ ସର୍କିଟ୍) ଇଣ୍ଟିଗ୍ରେଟେଡ୍ ସର୍କିଟ୍ ରେ ଏକ ପ୍ରୟୋଗ-ନିର୍ଦ୍ଦିଷ୍ଟ ଇଣ୍ଟିଗ୍ରେଟେଡ୍ ସର୍କିଟ୍ (ASIC) |ନିୟନ୍ତ୍ରଣ ଇଣ୍ଟେନ୍ସିଭ୍ ଡିଜିଟାଲ୍ ସିଷ୍ଟମ୍ ଡିଜାଇନ୍ ପାଇଁ ଏହା ଉପଯୁକ୍ତ, ଏବଂ ଏହାର ବିଳମ୍ବ ନିୟନ୍ତ୍ରଣ ସୁବିଧାଜନକ ଅଟେ |ଇଣ୍ଟିଗ୍ରେଟେଡ୍ ସର୍କିଟ୍ ଗୁଡିକରେ ଦ୍ରୁତତମ ବ growing ୁଥିବା ଉପକରଣଗୁଡ଼ିକ ମଧ୍ୟରୁ CPLD |
CPLD ର ଉପାଦାନଗୁଡ଼ିକ |
CPLD ହେଉଛି ଏକ ଜଟିଳ ପ୍ରୋଗ୍ରାମେବଲ୍ ଲଜିକ୍ ଡିଭାଇସ୍ ଯାହା ବୃହତ ସ୍କେଲ୍ ଏବଂ ଜଟିଳ ଗଠନ ସହିତ, ଯାହା ବୃହତ-ଇଣ୍ଟିଗ୍ରେଟେଡ୍ ସର୍କିଟ୍ ପରିସରର ଅଟେ |

ଆମକୁ ଇମେଲ୍ ପଠାନ୍ତୁ | ତାରିଖସିଟ୍ ଡାଉନଲୋଡ୍ କରନ୍ତୁ |

ଉତ୍ପାଦ ବିବରଣୀ

ଉତ୍ପାଦ ଟ୍ୟାଗ୍ସ |

ଉତ୍ପାଦ ଗୁଣ

Pbfree କୋଡ୍ \|	ହଁ
ରୋହସ୍ କୋଡ୍ \|	ହଁ
ଭାଗ ଜୀବନ ଚକ୍ର ସଂକେତ \|	ସକ୍ରିୟ \|
Ihs ଉତ୍ପାଦକ \|	ଲାଟାଇସ୍ ସେମିକଣ୍ଡକ୍ଟର କର୍ପ \|
ପାର୍ଟ ପ୍ୟାକେଜ୍ କୋଡ୍ \|	QFP
ପ୍ୟାକେଜ୍ ବର୍ଣ୍ଣନା	LFQFP,
ପିନ୍ କାଉଣ୍ଟ୍ \|	100
ଅନୁପାଳନ ସଂକେତରେ ପହଞ୍ଚନ୍ତୁ \|	ଅନୁରୂପ
ECCN କୋଡ୍ \|	EAR99
HTS କୋଡ୍ \|	8542.39.00.01
Samacsys ଉତ୍ପାଦକ \|	ଲାଟାଇସ୍ ସେମିକଣ୍ଡକ୍ଟର \|
ଅତିରିକ୍ତ ବ ature ଶିଷ୍ଟ୍ୟ \|	3.3 V ନାମମାତ୍ର ଯୋଗାଣରେ ମଧ୍ୟ କାର୍ଯ୍ୟ କରେ \|
JESD-30 କୋଡ୍ \|	S-PQFP-G100 \|
JESD-609 କୋଡ୍ \|	e3
ଦ Length ର୍ଘ୍ୟ \|	14 ମି.ମି.
ଆର୍ଦ୍ରତା ସମ୍ବେଦନଶୀଳତା ସ୍ତର \|	3
ସମର୍ପିତ ନିବେଶଗୁଡ଼ିକର ସଂଖ୍ୟା
I / O ରେଖା ସଂଖ୍ୟା \|
ନିବେଶ ସଂଖ୍ୟା	55
ଆଉଟପୁଟ୍ ସଂଖ୍ୟା	55
ଟର୍ମିନାଲ୍ ସଂଖ୍ୟା	100
ଅପରେଟିଂ ତାପମାତ୍ରା-ସର୍ବାଧିକ \|	85 ° C
ଅପରେଟିଂ ତାପମାତ୍ରା-ମିନିଟ୍ \|
ସଂଗଠନ \|	0 ଉତ୍ସର୍ଗୀକୃତ ଇନପୁଟ୍, 0 I / O \|
ଆଉଟପୁଟ୍ ଫଙ୍କସନ୍	ମିଶ୍ରିତ \|
ପ୍ୟାକେଜ୍ ଶରୀର ସାମଗ୍ରୀ \|	ପ୍ଲାଷ୍ଟିକ୍ / ଇପୋକ୍ସି \|
ପ୍ୟାକେଜ୍ କୋଡ୍	LFQFP
ପ୍ୟାକେଜ୍ ସମାନତା କୋଡ୍ \|	TQFP100, .63SQ
ପ୍ୟାକେଜ୍ ଆକୃତି \|	SQUARE
ପ୍ୟାକେଜ୍ ଶ Style ଳୀ	ଫ୍ଲାଟପ୍ୟାକ୍, କମ୍ ପ୍ରୋଫାଇଲ୍, ଭଲ ପିଚ୍ \|
ପ୍ୟାକିଂ ପଦ୍ଧତି \|	TRAY
ଶିଖର ପ୍ରତିଫଳନ ତାପମାତ୍ରା (ସେଲ)	260
ଶକ୍ତି ଯୋଗାଣ	2.5 / 3.3 V
ପ୍ରୋଗ୍ରାମେବଲ୍ ଲଜିକ୍ ପ୍ରକାର \|	ଫ୍ଲାସ୍ PLD
ପ୍ରଚାର ପ୍ରସାର ବିଳମ୍ବ \|	7.36 ns
ଯୋଗ୍ୟତା ସ୍ଥିତି	ଯୋଗ୍ୟ ନୁହେଁ \|
ବସିଥିବା ଉଚ୍ଚତା-ସର୍ବାଧିକ \|	1.6 ମିମି
ଭୋଲଟେଜ୍-ସର୍ବାଧିକ ଯୋଗାଣ \|	3.462 ଭି
ଯୋଗାଣ ଭୋଲଟେଜ୍-ମିନିଟ୍ \|	2.375 ଭି
ଭୋଲଟେଜ୍-ନାମ ଯୋଗାଣ \|	2.5 ଭି
ସରଫେସ୍ ମାଉଣ୍ଟ୍ \|	ହଁ
ତାପମାତ୍ରା ଗ୍ରେଡ୍	ଅନ୍ୟ
ଟର୍ମିନାଲ୍ ସମାପ୍ତ	ମ୍ୟାଟ୍ ଟିନ୍ (Sn)
ଟର୍ମିନାଲ୍ ଫର୍ମ \|	ଗୁଲ୍ ୱିଙ୍ଗ୍ \|
ଟର୍ମିନାଲ୍ ପିଚ୍ \|	0.5। Mm ମିମି
ଟର୍ମିନାଲ୍ ଅବସ୍ଥାନ	QUAD
ସମୟ @ ଶିଖର ପ୍ରତିଫଳନ ତାପମାତ୍ରା-ସର୍ବାଧିକ (ଗୁଡିକ) \|	30
ମୋଟେଇ	14 ମି.ମି.

ଉତ୍ପାଦ ପରିଚୟ

CPLD ର ଉପାଦାନଗୁଡ଼ିକ |

CPLD ହେଉଛି ଏକ ଜଟିଳ ପ୍ରୋଗ୍ରାମେବଲ୍ ଲଜିକ୍ ଡିଭାଇସ୍ ଯାହା ବୃହତ ସ୍କେଲ୍ ଏବଂ ଜଟିଳ ଗଠନ ସହିତ, ଯାହା ବଡ଼ ଆକାରର ପରିସର ସହିତ ଜଡିତ |ଇଣ୍ଟିଗ୍ରେଟେଡ୍ ସର୍କିଟ୍ |.

CPLD ର ପାଞ୍ଚଟି ମୁଖ୍ୟ ଅଂଶ ଅଛି: ଲଜିକାଲ୍ ଆରେ ବ୍ଲକ୍, ମାକ୍ରୋ ୟୁନିଟ୍, ବର୍ଦ୍ଧିତ ଉତ୍ପାଦ ଶବ୍ଦ, ପ୍ରୋଗ୍ରାମେବଲ୍ ତାରଯୁକ୍ତ ଆରେ ଏବଂ I / O କଣ୍ଟ୍ରୋଲ୍ ବ୍ଲକ୍ |

1. ଲଜିକାଲ୍ ଆରେ ବ୍ଲକ୍ (LAB)

ଏକ ଲଜିକାଲ୍ ଆରେ ବ୍ଲକ୍ 16 ମାକ୍ରୋ ସେଲର ଏକ ଆରେ ଧାରଣ କରିଥାଏ, ଏବଂ ଏକାଧିକ LABS ଏକ ପ୍ରୋଗ୍ରାମେବଲ୍ ଆରେ (PIA) ଏବଂ ଏକ ଗ୍ଲୋବାଲ୍ ବସ୍ ଦ୍ୱାରା ସଂଯୁକ୍ତ |

2. ମାକ୍ରୋ ୟୁନିଟ୍ |

MAX7000 କ୍ରମରେ ଥିବା ମାକ୍ରୋ ୟୁନିଟ୍ ତିନୋଟି କାର୍ଯ୍ୟକ୍ଷମ ବ୍ଲକକୁ ନେଇ ଗଠିତ: ଏକ ଲଜିକାଲ୍ ଆରେ, ଏକ ଉତ୍ପାଦ ଚୟନ ମ୍ୟାଟ୍ରିକ୍ସ ଏବଂ ଏକ ପ୍ରୋଗ୍ରାମେବଲ୍ ରେଜିଷ୍ଟର |

3. ବର୍ଦ୍ଧିତ ଉତ୍ପାଦ ଅବଧି |

ପ୍ରତ୍ୟେକ ମାକ୍ରୋ ସେଲର ଗୋଟିଏ ଉତ୍ପାଦ ଶବ୍ଦ ଓଲଟା ଭାବରେ ଲଜିକାଲ୍ ଆରେକୁ ପଠାଯାଇପାରିବ |

4. ପ୍ରୋଗ୍ରାମେବଲ୍ ତାରଯୁକ୍ତ ଆରେ PIA |

ପ୍ରୋଗ୍ରାମେବଲ୍ ତାରଯୁକ୍ତ ଆରେ ମାଧ୍ୟମରେ ଆବଶ୍ୟକ ତର୍କ ଗଠନ ପାଇଁ ପ୍ରତ୍ୟେକ LAB ସଂଯୋଗ ହୋଇପାରିବ |ଏହି ଗ୍ଲୋବାଲ୍ ବସ୍ ହେଉଛି ଏକ ପ୍ରୋଗ୍ରାମେବଲ୍ ଚ୍ୟାନେଲ୍ ଯାହା ଡିଭାଇସରେ ଯେକ signal ଣସି ସଙ୍କେତ ଉତ୍ସକୁ ନିଜ ଗନ୍ତବ୍ୟ ସ୍ଥଳକୁ ସଂଯୋଗ କରିପାରିବ |

5. I / O ନିୟନ୍ତ୍ରଣ ବ୍ଲକ

I / O କଣ୍ଟ୍ରୋଲ୍ ବ୍ଲକ୍ ପ୍ରତ୍ୟେକ I / O ପିନକୁ ଇନପୁଟ୍ / ଆଉଟପୁଟ୍ ଏବଂ ଦ୍ୱି-ଦିଗୀୟ କାର୍ଯ୍ୟ ପାଇଁ ପୃଥକ ଭାବରେ ବିନ୍ୟାସ କରିବାକୁ ଅନୁମତି ଦିଏ |

CPLD ଏବଂ FPGA ର ତୁଳନା

ଯଦିଓ ଉଭୟFPGAଏବଂCPLDପ୍ରୋଗ୍ରାମେବଲ୍ ASIC ଉପକରଣଗୁଡ଼ିକ ଏବଂ ସେମାନଙ୍କର ଅନେକ ସାଧାରଣ ବ characteristics ଶିଷ୍ଟ୍ୟ ଅଛି, CPLD ଏବଂ FPGA ର ସଂରଚନାରେ ପାର୍ଥକ୍ୟ ହେତୁ, ସେମାନଙ୍କର ନିଜସ୍ୱ ବ characteristics ଶିଷ୍ଟ୍ୟ ଅଛି:

ବିଭିନ୍ନ ଆଲଗୋରିଦମ ଏବଂ ମିଳିତ ତର୍କ ସଂପୂର୍ଣ୍ଣ କରିବା ପାଇଁ 1.CPLD ଅଧିକ ଉପଯୁକ୍ତ, ଏବଂ କ୍ରମାଗତ ତର୍କ ପୂରଣ ପାଇଁ FP GA ଅଧିକ ଉପଯୁକ୍ତ |ଅନ୍ୟ ଅର୍ଥରେ, ଫ୍ଲିପ୍-ଫ୍ଲପ୍ ରିଚ୍ ଗଠନ ପାଇଁ FPGA ଅଧିକ ଉପଯୁକ୍ତ ହୋଇଥିବାବେଳେ ଫ୍ଲିପ୍-ଫ୍ଲପ୍ ସୀମିତ ଏବଂ ଉତ୍ପାଦ ଶବ୍ଦ ସମୃଦ୍ଧ ଗଠନ ପାଇଁ CPLD ଅଧିକ ଉପଯୁକ୍ତ |

2. CPLD ର କ୍ରମାଗତ ରାଉଟିଙ୍ଗ୍ structure ାଞ୍ଚା ନିର୍ଣ୍ଣୟ କରେ ଯେ ଏହାର ସମୟ ବିଳମ୍ବ ସମାନ ଏବଂ ପୂର୍ବାନୁମାନଯୋଗ୍ୟ, ଯେତେବେଳେ କି FPGA ର ସେଗମେଣ୍ଟେଡ୍ ରାଉଟିଙ୍ଗ୍ ସଂରଚନା ଏହାର ବିଳମ୍ବ ପୂର୍ବାନୁମାନ କରେ |

ପ୍ରୋଗ୍ରାମିଂରେ CPLD ଅପେକ୍ଷା 3.FPGA ର ଅଧିକ ନମନୀୟତା ଅଛି |ଏକ ସ୍ଥିର ଆଭ୍ୟନ୍ତରୀଣ ସଂଯୋଗ ସର୍କିଟ ସହିତ ତାର୍କିକ କାର୍ଯ୍ୟକୁ ପରିବର୍ତ୍ତନ କରି CPLD ପ୍ରୋଗ୍ରାମ କରାଯାଏ, ଯେତେବେଳେ ଆଭ୍ୟନ୍ତରୀଣ ସଂଯୋଗର ତାରକୁ ପରିବର୍ତ୍ତନ କରି FPGA ପ୍ରୋଗ୍ରାମ କରାଯାଏ |FP GA ଏକ ଲଜିକ୍ ଗେଟ୍ ତଳେ ପ୍ରୋଗ୍ରାମ ହୋଇପାରେ, ଯେତେବେଳେ CPLD ଏକ ଲଜିକ୍ ବ୍ଲକ୍ ଅଧୀନରେ ପ୍ରୋଗ୍ରାମ ହୋଇଥାଏ |

4. FPGA ର ଏକୀକରଣ CPLD ତୁଳନାରେ ଅଧିକ, ଏବଂ ଏଥିରେ ଅଧିକ ଜଟିଳ ତାର ତାର ଗଠନ ଏବଂ ତର୍କ ପ୍ରୟୋଗ ଅଛି |

5.CPLD FPGA ଅପେକ୍ଷା ବ୍ୟବହାର କରିବା ଅଧିକ ସୁବିଧାଜନକ ଅଟେ |E2PROM କିମ୍ବା FASTFLASH ଟେକ୍ନୋଲୋଜି ବ୍ୟବହାର କରି CPLD ପ୍ରୋଗ୍ରାମିଂ, କ external ଣସି ବାହ୍ୟ ମେମୋରୀ ଚିପ୍, ବ୍ୟବହାର କରିବା ସହଜ |ତଥାପି, FPGA ର ପ୍ରୋଗ୍ରାମିଂ ସୂଚନା ବାହ୍ୟ ମେମୋରୀରେ ଗଚ୍ଛିତ ହେବା ଆବଶ୍ୟକ, ଏବଂ ବ୍ୟବହାର ପଦ୍ଧତି ଜଟିଳ |

6. CPLDS FPgas ଠାରୁ ତୀବ୍ର ଏବଂ ଅଧିକ ସମୟ ପୂର୍ବାନୁମାନ କରିଥାଏ |ଏହାର କାରଣ ହେଉଛି, FPGas ଗେଟ୍ ସ୍ତରୀୟ ପ୍ରୋଗ୍ରାମିଂ ଏବଂ CLBS ମଧ୍ୟରେ ବଣ୍ଟିତ ଆନ୍ତ c- ସଂଯୋଗ ଗ୍ରହଣ କରାଯାଉଥିବାବେଳେ CPLDS ହେଉଛି ଲଜିକ୍ ବ୍ଲକ୍ ସ୍ତରୀୟ ପ୍ରୋଗ୍ରାମିଂ ଏବଂ ସେମାନଙ୍କର ଲଜିକ୍ ବ୍ଲକ୍ ମଧ୍ୟରେ ଅନ୍ତ c ସଂଯୋଗଗୁଡ଼ିକ ଲମ୍ପ୍ |

7． ପ୍ରୋଗ୍ରାମିଂ ଉପାୟରେ, CPLD ମୁଖ୍ୟତ E E2PROM କିମ୍ବା FLASH ମେମୋରୀ ପ୍ରୋଗ୍ରାମିଂ ଉପରେ ଆଧାରିତ, 10,000 ଥର ପ୍ରୋଗ୍ରାମିଂ ସମୟ, ଏହାର ସୁବିଧା ହେଉଛି ପ୍ରୋଗ୍ରାମିଂ ସୂଚନାରୁ ସିଷ୍ଟମ ପାୱାର ନଷ୍ଟ ହୁଏ ନାହିଁ |CPLD କୁ ଦୁଇଟି ଶ୍ରେଣୀରେ ବିଭକ୍ତ କରାଯାଇପାରେ: ପ୍ରୋଗ୍ରାମର ଉପରେ ପ୍ରୋଗ୍ରାମିଂ ଏବଂ ସିଷ୍ଟମରେ ପ୍ରୋଗ୍ରାମିଂ |ଅଧିକାଂଶ FPGA SRAM ପ୍ରୋଗ୍ରାମିଂ ଉପରେ ଆଧାରିତ, ସିଷ୍ଟମ୍ ଚାଳିତ ହେଲେ ପ୍ରୋଗ୍ରାମିଂ ସୂଚନା ନଷ୍ଟ ହୋଇଯାଏ, ଏବଂ ପ୍ରୋଗ୍ରାମିଂ ତଥ୍ୟ ପ୍ରତ୍ୟେକ ଥର ଚାଳିତ ହେବା ସମୟରେ ଡିଭାଇସ୍ ବାହାରେ SRAM କୁ ଲେଖିବା ଆବଶ୍ୟକ |ଏହାର ସୁବିଧା ହେଉଛି ଯେ ଏହା ଯେକ time ଣସି ସମୟରେ ପ୍ରୋଗ୍ରାମ ହୋଇପାରିବ ଏବଂ ଏହା କାର୍ଯ୍ୟରେ ଶୀଘ୍ର ପ୍ରୋଗ୍ରାମ ହୋଇପାରିବ, ଯାହାଫଳରେ ବୋର୍ଡ ସ୍ତର ଏବଂ ସିଷ୍ଟମ ସ୍ତରରେ ଗତିଶୀଳ ବିନ୍ୟାସ ହାସଲ କରିପାରିବ |

8．CPLD ଗୋପନୀୟତା ଭଲ, FPGA ଗୋପନୀୟତା ଖରାପ |

9. ସାଧାରଣତ CP, CPLD ର ଶକ୍ତି ବ୍ୟବହାର FPGA ତୁଳନାରେ ବଡ଼, ଏବଂ ଏକୀକରଣ ଡିଗ୍ରୀ ଯେତେ ଅଧିକ, ସେତିକି ସ୍ପଷ୍ଟ |

ପୂର୍ବ: TPA2013D1RGPR ଅଡିଓ ଏମ୍ପି ସ୍ପିକର ଇଲେକ୍ଟ୍ରୋନିକ୍ ଉପାଦାନଗୁଡ଼ିକ ଇଣ୍ଟିଗ୍ରେଟେଡ୍ ସର୍କିଟ୍ ଆଇସି ଚିପ୍ 100% ନୂତନ ଏବଂ ମୂଳ

ପରବର୍ତ୍ତୀ: LMR14030SQDDARQ1 ଷ୍ଟକ୍ ଆଇସି ଯୋଗାଣକାରୀରେ ପ୍ରତିଯୋଗୀ ମୂଲ୍ୟ ସହିତ ମୂଳ ଏବଂ ନୂତନ |

ତୁମର ବାର୍ତ୍ତା ଏଠାରେ ଲେଖ ଏବଂ ଆମକୁ ପଠାନ୍ତୁ |